Реферат: Выбор логической структуры процессора

Следует учитывать, что совмещение выполнения команд увеличивает

объем оборудования и усложняет схемы управления тем сильнее, чем

больше число уровней совмещения.

При выборе структуры процессора с совмещением выполнения команд

должно быть определено:

- количество независимых исполнительных блоков;

- структура и алгоритмы работы исполнительных блоков;

- организация выполнения команд передачи управления;

- организация внутренней памяти процессора;

- степень совместного использования оборудования процессора в

разных режимах обработки и управления.

На рис.3 представлена структурная схема процессора с полным

совмещением выполнения команд. Блок выборки команд (БВК) содержит

собственный сумматор для вычисления адреса операнда. Буферы команд

предназначены для хранения последовательности исполняемых команд, в

том числе по двум альтернативным направлениям для быстрого перехода.

Блок выборки операндов имеет раздельные регистры адреса и опреранда,

что позволяет совмещать запрос на выборку и прием предыдущего

операнда. Буферная память операндов хранит последовательность

операндов и коды операций последовательно исполняемых команд.

Арифметико-логическое устройство (АЛУ) имеет регистры на входе и

выходе основного сумматора, что позволяет подавать новые операнды

одновременно с записью результата предыдущей операции.

Сверхоперативная буферная память позволяет сократить время

обращения к основной памяти до 2-х машинных тактов.

Критерием эффективности структурного построения процессора для

всех моделей ЕС ЭВМ является отношение производительности к

стоимости, т.е. достижение заданной производительности при наименьших

затратах оборудования. Технико-экономическая эффективность может быть